Placement, Routing and Parasitic extraction techniques applied to analog IC Design automation

07/21/2015

The work presented in this dissertation belongs to the scientific area of electronic design automation and addresses the automatic generation of analog integrated circuits (ICs) layout. A set of innovative placement, routing and parasitic extraction methodologies for analog IC design automation were implemented in the tool AIDA-L. AIDA-L, which is integrated in the bottom-up physical synthesis path of an in-house analog IC design automation environment, AIDA, assists the analog designer in the iterative and error-prone process of layout generation. The designer specifies the circuit topology, the required technology and, also provides intuitive high-level floorplan guidelines coded in a technology- and specification-independent template file. The high level floorplan is mapped to a non-slicing topological representation, and the tool instantiates the devices and packs the floorplan for any set of devices’ sizes provided. In the absence of the designer’s guidelines, an innovative hierarchical multi-objective optimization, over an absolute representation, is used to provide a full Pareto set of placement solutions. For routing, the effects of current-densities are considered to construct an electromigration-aware wiring topology for each power and signal network directly from the netlist, and then, several symmetry rules between wires are automatically identified and applied in the global and groundbreaking evolutionary detailed routing phases. Unlike previous approaches, the use of multiport structures for each terminal strongly enhances circuits’ routability and the quality of the wiring symmetry. Furthermore, AIDA-L is also suited to the inclusion of layout-related data during automatic circuit sizing, by performing a fast, but accurate, 2.5-D parasitic extraction inloop over a semi-complete layout, whereas competing approaches require the complete detailed layout. The robustness of the automatic layout generation is demonstrated on several analog circuit structures, from simple amplifiers, generated in less than 1 minute, to more complex circuits generated in a few hours, using the UMC 130nm design process. The output layouts are stored in GDSII format and the results are validated, first using the industrial grade verification tool Calibre® design rule check and layout versus schematic, and then, with electric simulations over the extracted layouts. O trabalho descrito nesta dissertação está enquadrado na área científica de automação do projeto de circuitos integrados, focando na geração automática de layout de circuitos integrados analógicos. Apresenta-se o desenvolvimento de um conjunto inovador de técnicas de posicionamento dos dispositivos na área do chip, criação de interligações elétricas entre os dispositivos, bem como extração de parasitas – implementadas na ferramenta AIDA-L. O AIDAL está integrado na plataforma AIDA, um ambiente automático de projeto de circuitos integrados analógicos, onde é responsável por assistir o projetista no processo iterativo de geração de layout. Na metodologia que se propõe, o projetista começa por especificar a topologia do circuito, a tecnologia pretendida, assim como uma descrição intuitiva de alto nível do posicionamento dos dispositivos, independente da tecnologia. Esta descrição é mapeada para uma representação B*-tree do layout, e a ferramenta instancia automaticamente os módulos, compactando o posicionamento sempre que é fornecido um novo dimensionamento para os dispositivos. No entanto, na ausência de instruções do projetista, uma otimização multiobjectivo sobre a hierarquia do circuito é utilizada para fornecer uma frente de Pareto de soluções de posicionamento. Para definir as interligações, os efeitos das correntes são tidos em conta, por forma a construir automaticamente uma topologia para cada uma das redes, diretamente da netlist. Diversas regras de simetria entre fios são identificadas e aplicadas, nas fases globais e detalhadas do procedimento de interligação dos módulos. Ao contrário das abordagens anteriores, ao invés de assumir portos únicos para representar terminais de cada dispositivo, múltiplos portos são explorados durante todo este processo, aumentando a qualidade das ligações e da simetria. O AIDA-L é capaz de incluir informações do layout durante o dimensionamento automático dos dispositivos do circuito, realizando uma extração dentro do ciclo de otimização sobre um layout semi-completo, enquanto as abordagens existentes requerem um layout detalhado. A robustez da geração de layout é demonstrada para um conjunto de circuitos analógicos, desde amplificadores simples gerados em menos de 1 minuto, até circuitos mais complexos gerados em algumas horas, utilizando a tecnologia de integração UMC 130nm. O resultado produzido é um ficheiro do tipo GDSII e os layouts são validados, numa primeira fase, usando a ferramenta de verificação industrial Calibre® DRC e LVS, e depois, com simulações elétricas sobre os layouts extraídos.

Authors in the community:

• 

  R

  Ricardo Miguel Ferreira Martins

  ist156593

  Affiliations and sources

  IST > IT

  Instituto de Telecomunicações

Supervisors of this institution:

• 

  N

  Nuno Cavaco Gomes Horta

  ist13947

101355270

Doutoramento em Engenharia Electrotécnica e de Computadores

electrical-engineering-electronic-engineering-information-engineering - Electrical engineering, electronic engineering, information engineering

Keywords

• Analog Integrated Circuits Design
• Template- and Optimization-based Placement
• Automatic Layout Generation
• Computer-Aided Design
• Electronic Design Automation
• Evolutionary Computation
• Fully-Automatic Routing
• Layout-aware Circuit Sizing
• Multi-Objective Optimization
• Parasitic Extraction
• Projeto de Circuitos Integrados Analógicos
• Geração Automática de Layout
• Projeto Assistido por Computador
• Automação do Projeto de Circuitos
• Computação Evolutiva
• Interligação Automática dos Dispositivos
• Dimensionamento de Circuitos com inclusão do impacto do Layout
• Otimização Multiobjectivo
• Extração de Parasitas
• Posicionamento Automático dos Dispositivos

eng - English

Instituto Superior Técnico